

話題提供

研究テーマの行方 — 主流と傍流

2026年6月22日(月)
日本工学会 会長・フェロー懇談会

石原 直

半導体露光装置開発50年のオモテとウラの話


半導体産業60年の変遷

かつてシェア50%超と世界を席巻。1990年代より直線的に下降。

そして今、官民を挙げて半導体復活へ

半導体露光装置の研究開発に従事


1975年～1995年(研究Gは～2005年)



(出典) 経済産業省 (2021.3.24) 「第1回半導体・デジタル産業戦略検討会議」

産業構造における半導体産業の位置

本日の話題



半導体の発展は微細化がドライブ、その駆動力はリソグラフィ技術

縮小投影露光装置(ステッパ、スキャナ)

$$\text{解像力} = \frac{\lambda (\text{波長})}{\text{NA} (\text{開口数})}$$

➡ 光源の短波長化 / 高NA化


露光光源の変遷

水銀灯
g線(436nm)、i線(365nm)

エキシマレーザ
KrF(248nm)、ArF(193nm)、ArF液浸

本日の話題2
EUV(13.5nm)


本日の話題1
X-ray(1nm)




株ニコンホームページ(<https://www.jp.nikon>)より

X線リソグラフィ(X線露光)の研究開発 (話題1)


- 1975年、X線露光の研究に着手
(電々公社・通研・LSI研究計画)
- パターンルールが数ミクロンの時代に
サブミクロンパタン転写を目標に設定
- 一挙2桁の短波長化ながら解像力支配要因は別。
- X線源、マスク、露光装置、露光プロセスの研究




X線等倍プロキシミティ露光




X-ray mask with Si membrane



Rotary target of X-ray source




0.5μm L&S pattern exposed with SS-1.



The first experimental x-ray exposure system

J. Vac. Sci. Technol. 15 (3) 1978





Step & repeat x-ray exposure system: SS-1


J. Vac. Sci. Technol. B 3 (6) 1985

シンクロトロン放射光X線露光システムの開発


- 1983年、シンクロトロン放射光(SR)光の採用へ
⇒ 電子蓄積リング(光源)の設計、建設
⇒ 縦型X線ステッパ、実用型X線マスクの研究開発
- 1995年までには、転写性能:100~数10nm
⇒ シンクロトロンX線露光システムを構築
⇒ デバイス試作によるfeasibilityの検証
- しかし、結果的には、実用化には至らず。



200nm pattern (1 μ m thick) replicated by SR (1990)



Bi CMOS LSI (1991)




100nm gate Tr with ASET (1999)



X線縮小投影の研究(グループ内では傍流研究) (話題2)

- グループ内で軟X線を使った縮小投影露光の研究
(1:1の影絵転写でなくカメラ式縮小投影露光)
- KEK-PFの放射光で縮小投影パターン形成を実証
- 1986年秋、応用物理学会の講演会にて発表
- 発表後しばらくは、業界からは「出来るはずがない」
との冷たい目ばかりだったが……

⇒ **これが30年後には!!!**



X線縮小投影露光の検討(その1)

電気通信研究所 木下博雄、金子隆司、武井弘次、竹内信行、石原 直

つれ、X線露光への期待が高まりつ
優れた金属系多層膜が製作出来るよ
始めた。ここでは、X線露光の新し
縮小投影露光の試みについて報告

ていることがわかる。露光時間は
ほぼ2分(ビーム電流150mA
、PMMA0.4μm)であり、
ミラーなしでは1秒以下であるこ
ことから多層膜ミラーでの反射率は
2%程度と推定できる。

4. あとがき: X線縮小投影露光
の1つの試みとして多層膜反射光
学系による露光実験を行ない、収
差の少ないパターンを得た。今後は
装置性能の向上を図り、サブミク
ロンパターン形成条件の検討を進め
る。

参考文献 1) E. Spiller 他: SPIE
316 P90 2) 松村: IONICS 1985, 11
P1
3) 武井 他: J. J. A. P 24(10) P1366




図1 実験装置の概要




図2 BL-1Cの強度分布(推定値)



図3 露光パターン例 PMMA(0.2μm)/Si

2. 実験の概要: 図1に実験装置の概要を示す。光源にはシンクロトロン放射光
(高エ研BL-1C)を用いた。放射光の波長特性は8度曲げの白金コート石英
ミラーを用いていることから、図2に示すような30Åをピークとした連続スペ
クトルをもつ。縮小光学系にはSchwarzschild型の反射鏡を用い、光線追跡によ
り収差を最小とするミラー設計条件を定めた。多層膜は比較的少ない層数で高い
反射率と広いバンド幅が得られ、かつ製作が容易な110Å付近に分光反射率の
ピークを設定し、イオンビームスパッタ法でW-C膜を形成した。マスクにはス
テンシルマスクを、レジストにはPMMA、FBM-C等を用いた。

3. 実験結果: 図3に露光パターン例を示す。マスクに20μm幅のワイヤーメッ
シュを用いた例では、0.2mm幅の環状露光領域に、パターン幅4μmのはぼ1/
5に縮小されたレジストパターンが得られた。パターン部の段差は最大でも0.1μ
m程であり、この波長域ではレジストの吸収が大きいので表面での露光が行なわ


H. Kinoshita, R. Kaneko, K. Takei, N. Takeuchi and S. Ishihara, NTT ECL, "Study on X-ray Reduction Projection Lithography", 28p-ZF-15, Extended Abstracts (The 47th Autumn Meeting, 1986); The Japan Society of Applied Physics

基礎研究@学术界 (1980年代後半～1990年代)


しばらくは基礎研究として学术界にて学会発表・議論

米国(L. Livermore, Sandia, L. Berkeley, ATT Bell), 日本/放射光利用(KEK-PF、SORTEC)


LLNL(1988～) & Sandia NL, Application of X-ray optics, Reflection Mask, EUV Exposure Machine




A. Hawryluk et.al, JVST B6(6) (1988)



A. Hawryluk et.al, JVST B7(6) (1989)





N. Ceglio et.al, JVST B8 (6) (1990)




H. Kinoshita, OSA Proc. on SXPL, 18 (1993)


AT&T Bell Labs (1988～) Application of X-ray laser and shortening the wavelength, demonstrated 50nm resolution.



J. Bjorkholm et.al, JVST B 8 (6) (1990)



H. Nagata et.al, OSA Proc. on SXPL, 18 (1993)



M. Ito, OSA TOPS on EUL, 4 (1996)

世界を巻き込んだEUVL実用化巨大プロジェクトへ

とにかく「ムーアの法則」をキープしたい！

- 1997年、EULLC、VNL (Virtual Nat'l Lab) 設立 (Intel主導、LL、Sandia、LB、民間の共同研究)
- これをきっかけとしてEUVLを開発しようとの大議論
- 2000年代に入って、世界3極の産業界・学術界を巻き込んだ巨大なEUVL R&Dプロジェクトが立ち上がる。

VS

ただし装置化・露光装置開発は超チャレンジング！

- 光源なし：大出力EUV光源の開発
- レンズなし：多層膜反射ミラーによる縮小光学系
- マスク変更：多層膜による反射型マスクへ
- 光は大気で吸収：真空中露光 & 真空中機構

Getting More from Moore's

Marshaling financial clout and technical astuteness, Intel has pushed its choice for the key technology that will extend silicon chips to their limits By GARY STIX

When Gordon Moore, one of the founders of Intel, plotted a growth curve in 1965 that showed the number of transistors on a microchip doubling every 18 months, no one had any idea that his speculations would not just prove prescient but would become a dictate—the law by which the industry lives or dies.

Like a drug addict in search of a fix, the semiconductor industry can keep on the curve of Moore's law only by constantly adopting new technology that re-


quires ever greater infusions of capital and technical sophistication. Intel, the company that has served as the standard bearer for Moore's law, has waged a five-year crusade to develop a method of printing circuit patterns on chips that could take the reigning CMOS chip technology until circuits can be made no smaller, the last data point on the Moore curve.

These new lithographic machines for making billion-transistor microprocessors will mark one of the most spectacular forays into the realm of nanotechnology, the precise manipulation of matter at the scale of a few billionths of a meter. The Intel-nurtured technology—extreme ultraviolet lithography (EUV)—has recently created one of its first images of a whole chip at a Department of Energy laboratory set up to engineer nuclear weapons. At a wavelength of 13 nanometers, EUV will eventually have the ability to print a transistor element just 40 atoms in width.

Progress toward what the industry calls its next-generation lithography lends credence to Intel's strategy of relying on collaborations with universities or national laboratories to tap a wellspring of basic research and development resources. The Intel approach stands in marked contrast to the large centralized laboratories built by AT&T, IBM and Xerox, which have often invented technologies that they never succeeded in commercializing. "The classic research model never worked," says G. Dan Hutcheson of VLSI Research, a market research firm that has tracked these technologies for 25 years. "Intel looked at research in a new way and showed how to get a return on investment from it." Even before the founding of Intel in 1968, Gordon Moore had developed a bias against the traditional approach, often he witnessed Feinchild, Semiconductor

SCIENTIFIC
AMERICAN
APR. 2001

日経サイエンス,
6, 2001



ハイテク動向

ムーアの法則に挑む 次世代リソグラフィ技術

インテル主導で進む超紫外線リソグラフィ開発プロジェクト

インテルの創業者ムーア (Gordon Moore) は、1965年に半導体チップの成長曲線を描いた。チップの集積度は18〜24カ月ごとに倍増するとした「ムーアの法則」だ。予測は現実となったばかりが、今や半導体産業の生命を制するまでになった。新技術を際限なく取り入れ続けたい限り、もはやこの法則に追いつけない。技術が高度化するにつれ、開発投資額も急上昇している。

これまでムーアの法則を着実に実現してきたインテルは、現在のCMOS技術の限界に迫ろうと、5年間のプロジェクトを立ち上げた。プロジェクトの狙いは、1個のマクロプロセッサ上に数十億個のトランジスタを搭載する新しいリソグラフィ技術「超紫外線リソグラフィ (EUV)」の開発だ。EUVを使ったチップ製造装置が実現すれば、ナノテクノロジーの世界に大

きな衝撃を与えるだろう。

EUVは13nmというごく短い波長を使う。いずれは原子40個程度の幅でトランジスタを描けるようになる見込みだ。

無駄を省いた新しい研究所スタイル

インテルの次世代リソグラフィ技術に成果が出始めたことで、同社がとった新しい開発戦略への評価が高まっている。大学や国立研究所との協力によって研究を進めるやり方だ。EUVの技術開発では、米エネルギー省の研究所がその役割を担っている。かつてAT&TやIBM、ゼロックスは社内に大きな研究所を置き、製品とは無関係の基礎技術も生み出してきたが、インテルのやり方は、これらとは好対照をなす。

半導体技術を25年間にわたって追ってきた市場調査会社VLSIリサーチのハッチンソン (G. Dan Hutcheson) は、「これまでの研究所スタイルとはまったく違う。インテルは研究業務を新しい視点で見直し、研究投資から直接利益を上げる方法を示した」と話す。

現在のEUV開発を引っ張っているのはインテルだが、この技術を発明したのは同社ではない。1980年代の終わりに、AT&Tベル研究所 (現在はルーセント・テクノロジー社の一部) と日本のNTTから軟X線投影リソグラフィの論文が相次いで発表されたのが最初だ。米エネルギー省のサンディアとローレンス・リバモア国立研究所



EUVLシンポジウムによるワールドコラボレーション

- 日米欧3極の産業界/コンソーシアム/アカデミアが集まって技術課題を議論するシンポジウム。
- 特徴的な手法: その時点でのCritical Issue に投票、次ステージのR&D課題は何かを共有。
- 10年間の2002～2012年の10年間のこのプロジェクトへの投入リソースは(AIによると) 研究費40～60億ドル(1兆円規模)、研究者・技術者は常時3000人以上とのこと。
- なお、2012からは、TSMC, Intel, Samsung,がASMLに多額の追加投資

2002	2003	2004	2005	2006	2007	2008	2009	2010	2011
<i>Dallas</i>	<i>Antwerp</i>	<i>Miyazaki</i>	<i>San Diego</i>	<i>Barcelona</i>	<i>Sapporo</i>	<i>Lake Tahoe</i>	<i>Plaha</i>	<i>Kobe</i>	<i>Miami</i>



EUV Focus Area 2003 -

EUV Focus Areas 2006-2010: 22 nm half-pitch insertion target


2003	2004	2005	2006 / 32hp	2007 / 22hp	2008 / 22hp	2009 / 22hp	2010 / 22hp
1. Source	1. Defect free mask	1. Resist	1. Reliable high power source & collector module	1. Reliable high power source & collector module	1. Long-term source operation with 100 W at IF and 5MJ/day	1. Mask yield & defect inspection/review infrastructure	1. Mask yield & defect inspection/review infrastructure
2. Defect free mask	2. Source	2. Collector lifetime	2. Resist resolution, sensitivity & LER met simultaneously	2. Resist resolution, sensitivity & LER met simultaneously	2. Defect free masks through lifecycle & inspection/review infrastructure	2. Long-term reliable source operation with 200 W at IF	1. Long-term reliable source operation with 200 W at IF
3. Reticle handling	3. Resist	3. Defect free mask	3. Availability of defect free mask	3. Availability of defect free mask	3. Resist resolution, sensitivity & LER met simultaneously	3. Resist resolution, sensitivity & LER met simultaneously	2. Resist resolution, sensitivity & LER met simultaneously
4. Optics lifetime	Reticle handling	4. Source power	4. Reticle protection during storage, handling and use	4. Reticle protection during storage, handling and use	• Reticle protection during storage, handling and use	• EUVL manufacturing integration	• EUVL manufacturing integration
5. Resist	Source power	Reticle handling	5. Projection and illuminator optics quality & lifetime	5. Projection and illuminator optics quality & lifetime	• Projection / illuminator optics and mask lifetime		
6. Optics quality	Optics lifetime	Optics lifetime					

Courtesy S. Okazaki

今や先端半導体の製造に欠かせない露光装置


- 2010年代初期～中盤:試作機・評価機を出荷
- 2016～2017年:量産ライン向け装置を本格出荷
- 2020年には、累計出荷100台を突破
- 以降、40～50台/年で推移
- 既に高NA機の提供が始まっている

もはや巨大な科学装置
部品点数：100,000部品
重量：150 ton
価格：3～500億円



出展: 日刊工業新聞オンライン版

EUV露光装置 NXE:3400B



高NA機(EXE:5000) 出展: 日経クロステック、intel

おわりに – この話題で思うこと

- 1) 研究グループで当初に位置付けた主流/傍流は30年後には逆転。
 - ➡ 研究は当初思ってもみななかった方向で結実することがある。
- 2) 技術的に装置化は難しいとされたEUV露光が30年後に実用装置に。
 - ➡ その時点の「限界」は技術と智恵と時間で必ず突破できるもの。
- 3) 昔からの教え、「技術や装置の採用はユーザが決める」を再確認。